verilog實現乘法器

 verilog實現乘法器 以下介紹兩種實現乘法器的方法：串行乘法器和流水線乘法器。 1）串行乘法器 兩個N位二進制數x、y的乘積用簡單的方法計算就是利用移位操作來實現。 其框圖如下： 其狀態圖如下： 其實現的代碼如下： module multi_CX(clk, x, y, result); 02       03     input clk; 04     input [7:0] x, y;

>>阅读原文<<