Verilog實現兩個100位二進制數加法

HDLBits中一道題的解法 最近在刷HBLBits上的題目。昨天碰到了一題（以下），讓我想了一夜沒想出來，有點難受。 中文翻譯： 經過實例化100個全加器來實現一個100bit的二進制加法器。該加法器有兩個100bit的輸入和cin，輸出爲sum與cout。爲了鼓勵你們使用實例化來完成電路設計，咱們同時須要輸出每一個全加器的cout。 故cout[99]標誌着全加器的最終進位。 Hint 有好多

>>阅读原文<<