Inter FPGA FIFO IP 核仿真

 打開對應的 Modelsim 軟件，Change Directory 到.do文件所在目錄，在Transcript窗口輸入 do ****.do；code transcript on if {[file exists rtl_work]} {     vdel -lib rtl_work -all } vlib rtl_work vmap work rtl_work // TB文件或源文件的引

>>阅读原文<<