Xilinx FIFO 仿真總結

 這篇文章的起因是想用FIFO去解決異步時鐘源的問題。因爲想用Spartan-6去從圖像傳感器採集圖像，所以想直接用pclk做爲FIFO的寫時鐘，傳感器的行同步信號HS作爲FIFO寫是能輸入，這樣可以省去好多coding的工作。然而，事情往往不會那麼順利，我發現pclk的時鐘是隻有在有數據的時候纔會從傳感器輸出，當傳感器不輸出數據時，pclk也就不會跳動了。具體時序可參考仿真圖的wr_clk. 

>>阅读原文<<