FIFO例化以及仿真

在FPGA中，數據進行跨時鐘域傳輸時，會出現亞穩態的問題。跨時鐘域也就是跨越了兩個頻率和相位不一樣的異步時鐘域。爲了解決亞穩態和由時鐘不一樣步引發的其餘問題，選用了FIFO。 本例中，選用了輸入和輸出爲同一時鐘來生成FIFO。生成FIFO後可在.veo文件中找到例化模版，以下圖所示： web 操做流程爲： Sources（1）→IP Sources（2）→Instantiation templat

>>阅读原文<<