[FPGA基礎應用]基於CPLD+ARM架構模擬PC104總線時序

1.應用背景 PC/104總線嵌入式工控機是專門爲工控領域設計的具有特定尺寸和接口的計算機。 但是在特定的工控中，對處理器的功耗有嚴格要求。基於X86架構的PC104工控機發熱過大容易造成系統的不穩定。ARM架構的處理器具有低功耗高處理的能力，很好彌補了上述不足。但ARM中不支持PC104總線。因此，可以採用ARM+CPLD的結構，通過CPLD來構造PC104部分的時序。附件中論文有對ARM和X8

>>阅读原文<<