FPGA的時序約束

在給FPGA做邏輯綜合和佈局佈線時，需要在工具中設定時序的約束。通常，在FPGA設計工具中都FPGA中包含有4種路徑：從輸入端口到寄存器，從寄存器到寄存器，從寄存器到輸出，從輸入到輸出的純組合邏輯。通常，需要對這幾種路徑分別進行約束，以便使設計工具能夠得到最優化的結果。下面對這幾種路徑分別進行討論。    (1)從輸入端口到寄存器：       這種路徑的約束是爲了讓FPGA設計工具能夠儘可能的優

>>阅读原文<<