FPGA 靜態時序分析 STA（概念篇）

目錄 1、背景知識介紹： 1.1 啓動沿（launch）和鎖存沿（latch）： 1.2 建立（setup）和保持（hold）時間​ 1.3 數據到達時間（DAT：Data Arrival Time） 1.4 數據建立需要時間（DRTsu：Data Require Time (Setup)） 1.5 數據保持需要時間（DRTh：Data Require Time (Hold)） 1.6 建立時間裕

>>阅读原文<<