【FPGA——基礎篇】靜態時序分析基礎

  一、建立時間，保持時間 爲了確保寄存器在時鐘沿穩定採集數據，那麼必須要滿足寄存器的建立，保持時間要求。        建立時間要求：在寄存器有效時鐘沿之前至少Tsetup時間，數據必須到達且穩定。如下圖所示。                                                  保持時間要求：在數據採集有效時鐘沿之後，數據必須維持最短Thold時間不變。如下圖所示。

>>阅读原文<<