FPGA調用modelsim進行功能仿真和時序仿真

Quartus II 是一款綜合性PLD/FPGA開發軟件，原理圖、VHDL、VerilogHDL以及AHDL（Altera Hardware 支持Description Language）等多種設計輸入形式，內嵌自有的綜合器以及仿真器。如何進行仿真呢？ Quartus 中調用modelsim的流程： 一.設置仿真工具路徑 在進行仿真之前，需要進行仿真軟件的路徑設置，點擊Tools->Option

>>阅读原文<<