FPGA功能仿真，門級仿真，後仿真的區別

前言 分清楚各種仿真間的關係，工具採用quartus prime16.0，仿真工具採用modelsim10 ae版；項目：led_display; 流程 1.RTL行爲級仿真：也叫功能仿真，這個階段的仿真可以用來檢查代碼中的語法錯誤以及代碼行爲的正確性，其中不包括延時信息。如果沒有實例化一些與器件相關的特殊底層元件的話，這個階段的仿真也可以做到與器件無關。 需要的文件：編寫的verilog源文件以

>>阅读原文<<