設計一個同步時序邏輯電路, 使得每輸入4個週期的CLK脈衝, 便輸出一個正脈衝, 其寬度爲CLK脈衝的週期. 要求用與非門及下降沿觸發的JK觸發器實現. 如果要求輸出脈寬爲CLK脈寬, 該如何修改?

    從題目要求中, 可以提取出以下關鍵信息:     ①要求使用下降沿觸發的JK觸發器設計電路,     ②如果需要使用邏輯門, 只能使用與非門.     ③每輸入4個週期的CLK脈衝, 便輸出一個正脈衝——換種說法說就是要求設計一個同步4進制加法計數器, 並設計進位輸出.     ④要求輸出脈衝寬度爲CLK脈衝寬度, 則當進位輸出和CLK信號都爲高電平時, 輸出才爲1; 其它情況輸出爲0.

>>阅读原文<<