設計一個同步時序電路, 使得每輸入4個週期的CLK脈衝, 便輸出一個正脈衝, 其寬度等於CLK脈衝的週期. 要求用下降沿觸發的JK觸發器和儘可能少的門電路構成.

        根據題目的描述, 須先設計一個同步四進制(加法)計數器.         根據四進制加法計數器的狀態變化特性, 繪製狀態表. 狀態表 Q1 Q0 Q1* Q0* Z 0 0 0 1 0 0 1 1 0 0 1 0 1 1 0 1 1 0 0 1         根據狀態表, 繪製狀態激勵表. 狀態激勵表 Q1 Q0 Q1* Q0* J1 K1 J0 K0 Z 0 0 0 1 0 ×

>>阅读原文<<