FPGA的學習：數碼管靜態顯示的實現（三）

實現代碼以後，進行仿真。web `timescale 1ns/1ns module tb_seg_595_static(); //wire define wire stcp ; //輸出數據存儲寄時鐘 wire shcp ; //移位寄存器的時鐘輸入 wire ds ; //串行數據輸入 wire oe ; //輸

>>阅读原文<<