【第一季】CH04_FPGA設計Verilog基礎（一）Enter a post title

【第一季】CH04_FPGA設計Verilog基礎（一） 4.1 Verilog HDL 代碼規範 u 項目構架設計 項目的構架用於團隊的溝通，以及項目設計的全局把控 u 接口時序設計規範 模塊和模塊之間的通過模塊的接口實現關聯，因此規範的時序設計，對於程序設計的過程，以及程序的維護，團隊之間的溝通都是非常必要的。 u 命名規則 1、頂層文件 對象+功能+top 比如：video_oneline_

>>阅读原文<<