Verilog中 for 語句

[轉載]http://www.javashuo.com/article/p-zhwcmoip-dv.html 在C語言中，經常用到for循環語句，但在硬件描述語言中for語句的使用較C語言等軟件描述語言有較大的區別。      在Verilog中除了在Testbench（仿真測試激勵）中使用for循環語句外，在Testbench中for語句在生成激勵信號等方面使用較普遍，但在RTL級編碼中卻很少使

>>阅读原文<<