Verilog中順序語句的理解

順序語句是執行完一句再執行下一句，若是有非阻塞就要按照並行處理，再說幾個概念： 並行，順序：verilog主要的模塊之間都是並行執行的，例如各個always之間 若是你在一個always中要對a賦值，而在另外一個always中要使用a的值，這時候就要注意了，二者並行的，處理前後不能肯定。 你當前處理的a，是這個時鐘被賦值的仍是上一時鐘被賦值的，意義可能徹底不一樣，這就是並行須要考慮的問題。  而在

>>阅读原文<<