智能硬件知識體系

先解釋一下(2)中的術語。post-command，例如咱們要拷貝一個object(元件)，咱們要先選中這個object，而後按ctrl+C，而後按ctrl+V(copy命令發生在選中object以後)。這種操做windows和protel都採用的這種方式。

 

可是concept就是另一種方式，咱們叫作pre-command。一樣咱們要拷貝一個東西，先按ctrl+C，而後再選中object，再在外面單擊(copy命令發生在選中object以前)。

 

1)肯定完板框以後，就該元件佈局(擺放)了，佈局這步極爲關鍵。它每每決定了後期佈線的難易。哪些元器件該擺正面，哪些元件該擺背面，都要有所考量。

 

可是這些都是一個仁者見仁，智者見智的問題;從不一樣角度考慮擺放位置均可以不同。其實本身畫了原理圖，明白全部元件功能，天然對元件擺放有清楚的認識(若是讓一個不是畫原理圖的人來擺放元件，其結果每每會讓你大吃一驚^_^)。

 

對於初入門的，注意模擬元件，數字元件的隔離，以及機械位置的擺放，同時注意電源的拓撲就能夠了。

 

2)接下來就是佈線。這與佈局每每是互動的。有經驗的人每每在開始就能看出哪些地方能佈線成功。若是有些地方難以佈線還須要改動佈局。

 

對於fpga設計來講每每還要改動原理圖來使佈線更加順暢。佈線和佈局問題涉及的因素不少，對於高速數字部分，由於牽扯到信號完整性問題而變得複雜，但每每這些問題又是難以定量或即便定量也難以計算的。因此，在信號頻率不是很高的狀況下，應以布通爲第一原則。

 

3)OK了?別急，用DRC檢查檢查先。這是必定要檢查的。DRC對於佈線完成覆蓋率以及規則違反的地方都會有所標註，按照這個再一一的排查，修正。

 

4)有些PCB還要加上敷銅(可能會致使成本增長)，將出線部分作成淚滴(工廠也許會幫你加)。最後的PCB文件轉成gerber文件就可交付PCB生產了。(有些直接給PCB也成，工廠會幫你轉gerber)。

 

5)要裝配PCB，準備bom表吧，通常能直接從原理圖中導出。可是須要注意的是，原理圖中哪些部分元件該上，哪些部分元件不應上，要作到心理有數。

 

對於小批量或研究板而言，用excel本身管理倒也方便(大公司每每要專業軟件來管理)。而對於新手而言，第一個版本，不建議直接交給裝配工廠或焊接工廠將bom的料所有焊上，這樣不便於排查問題。最好的方法就是，根據bom表本身準備好元件。等到板來了以後，一步步上元件、調試。

 

談談調試

 

1)拿到板第一步作什麼，不要急急忙忙供電看功能，硬件調試不可能一步調試完成的。

 

先拿萬用表看看關鍵網絡是否有不正常，主要是看電源與地之間有否短路(儘管生產廠商已經幫你作過測試，這一步仍是要本身親自看看，有時候看起來某些步驟挺繁瑣，可是能夠節約你後面很多時間!)

 

其實短路與否不光pcb有關，在生產製做的任何一個環節可能致使這個問題，IO短路通常不會形成災難性的後果，可是電源短路就......

 

2)電源網絡沒短路?那麼好，那就看看電源輸出是不是本身理想的值，對於初學者，調試的時候最好IC一件件芯片上，第一個要上的就是電源芯片。

 

3)電源網絡短路了?這個比較麻煩，不過要仔細看看本身原理圖是否有可能這樣的狀況，同時結合割線的方法一步步排查倒底是什麼地方短路了;是PCB的問題(通常比較爛的PCB廠就可能出現這種狀況)，仍是裝配的問題，仍是本身設計的問題。

 

4)電源芯片沒有輸出?檢查檢查你的電源芯片輸入是否正常吧，還須要檢查的地方有使能信號，分壓電阻，反饋網絡......

 

5)電源芯片輸出值不在預料範圍?若是超過很離譜，好比到了10%，那麼看看分壓電阻先，這兩個分壓電阻通常要用1%的精度，這個你作到了沒有，同時看看反饋網絡吧，這也會影響你的輸出電源的範圍。

 

6)電源輸出正常了，別高興，若是有條件的話，拿示波器看看吧，看看電源的

輸出跳變是否正常。也就是抓取開電的瞬間，看看電源從無到有的狀況(至於爲何要看着個，嘿嘿......專業人士仍是要看的～)

 

談談電源

 

無疑電源設計是整個電路板最重要的一環。電源不穩定，其餘啥都別談。我想不用balabala述說它究竟有多麼重要了智能硬件嵌入式企鵝要妖氣嗚嗚吧久零就要。

 

在電源設計咱們用得最多的場合是，從一個穩定的「高」電壓獲得一個穩定的「低」電壓。

 

這也就是常常說的DC-DC(直流-直流)，而直流-直流中用得最多的電源穩壓芯片有兩種，一種叫LDO(低壓差線性穩壓器，咱們後面說的線性穩壓電源，也是指它)，另外一種叫PWM(脈寬調製開關電源，咱們在本文也稱它開關電源)。

 

咱們經常聽到PWM的效率高，可是LDO的響應快，這是爲何呢?彆着急，先讓咱們看看它們的原理。

 

下面會涉及一些理論知識，可是依然很是淺顯易懂，若是你不懂，嘿嘿，得檢查一下本身的基礎了。

 

線性穩壓電源的工做原理

 

如圖是線性穩壓電源內部結構的簡單示意圖。

 

咱們的目的是從高電壓Vs獲得低電壓Vo。在圖中，Vo通過兩個分壓電阻分壓獲得V+，V+被送入放大器(咱們把這個放大器叫作偏差放大器)的正端，而放大器的負端Vref是電源內部的參考電平(這個參考電平是恆定的)。

 

放大器的輸出Va鏈接到MOSFET的柵極來控制MOSFET的阻抗。Va變大時，MOSFET的阻抗變大;Va變小時，MOSFET的阻抗變小。MOSFET上的壓降將是Vs-Vo。

 

如今咱們來看Vo是怎麼穩定的，假設Vo變小，那麼V+將變小，放大器的輸出Va也將變小，這將致使MOSFET的阻抗變小，這樣通過一樣的電流，MOSFET的壓差將變小，因而將Vo上擡來抑制Vo的變小。

 

同理，Vo變大，V+變大，Va變大，MOSFET的阻抗變大，通過一樣的電流，MOSFET的壓差變大，因而抑制Vo變大。

 

開關電源的工做原理

 

如上圖，爲了從高電壓Vs獲得Vo，開關電源採用了用必定佔空比的方波Vg1，Vg2推進上下MOS管，Vg1和Vg2是反相的，Vg1爲高，Vg2爲低;上MOS管打開時，下MOS管關閉;下MOS管打開時，上MOS管關閉。

 

由此在L左端造成了必定佔空比的方波電壓，電感L和電容C咱們能夠看做是低通濾波器，所以方波電壓通過濾波後就獲得了濾波後的穩定電壓Vo。

 

Vo通過R一、R2分壓後送入第一個放大器(偏差放大器)的負端V+，偏差放大器的輸出Va 作爲第二個放大器(PWM放大器)的正端，PWM放大器的輸出Vpwm是一個有必定佔空比的方波，通過門邏輯電路處理獲得兩個反相的方波Vg一、Vg2來控制MOSFET的開關。

 

偏差放大器的正端Vref是一恆定的電壓，而PWM放大器的負端Vt是一個三角波信號，一旦Va比三角波大時，Vpwm爲高;Va比三角波小時，Vpwm爲低，所以Va與三角波的關係，決定了方波信號 Vpwm的佔空比;Va高，佔空比就低，Va低，佔空比就高。

 

通過處理，Vg1與Vpwm同相，Vg2與 Vpwm反相;最終L左端的方波電壓Vp與Vg1相同。以下圖。

 

當Vo上升時，V+將上升，Va降低，Vpwm佔空比降低，通過們邏輯以後，Vg1的佔空比降低，Vg2的佔空比上升，Vp佔空比降低，這又致使Vo下降，因而Vo的上升將被抑制。反之亦然。

 

線性穩壓電源和開關電源的比較

懂得了線性穩壓電源和開關電源的工做原理以後，咱們就能夠明白爲何線性穩壓電源有較小的噪聲，較快的瞬態響應，可是效率差;而開關電源噪聲較大，瞬態響應較慢，但效率高了。

 

線性穩壓電源內部結構簡單，反饋環路短，所以噪聲小，並且瞬態響應快(當輸出電壓變化時，補償快)。可是由於輸入和輸出的壓差所有落在了MOSFET上，因此它的效率低。所以，線性穩壓通常用在小電流，對電壓精度要求高的應用上。

 

而開關電源，內部結構複雜，影響輸出電壓噪聲性能的因數不少，且其反饋環路長，所以其噪聲性能低於線性穩壓電源，且瞬態響應慢。

 

可是根據開關電源的結構，MOSFET處於徹底開和徹底關兩種狀態，除了驅動MOSFET，和MOSFET本身內阻消耗的能量以外，其餘能量被所有用在了輸出(理論上L、C 是不耗能量的，儘管實際並不是如此，但這些消耗的能量很小)。

 

這一部分澄清高速信號認識的一些誤區。

 

高速看的是信號沿，不是時鐘頻率

 

通常而言，時鐘頻率高的，其信號上升沿快，所以通常咱們把它們當成高速信號;但反過來不必定成立，時鐘頻率低的，若是信號上升沿依然快的，同樣要把它當成高速信號來處理。

 

根據信號理論，信號上升沿包含了高頻信息(用傅立葉變換，能夠找出定量表達式)，所以，一旦信號上升沿很陡，咱們應該按高速信號來處理，設計很差，極可能出現上升沿過於緩慢，有過沖，下衝，振鈴的現象。

 

好比，I2C信號，在超快速模式下，時鐘頻率爲1MHz，可是其規範要求上升時間或降低時間不超過120ns!確實有不少板I2C就過不了關!

 

所以，咱們更應該關注的是信號帶寬。根據經驗公式，帶寬與上升時間(10%~90%)的關係爲 Fw * Tr = 3.5

示波器選擇

不少人注意到了示波器的採樣率，沒有注意到示波器的帶寬。但每每示波器帶寬是一個更重要的參數。一些人覺得只要示波器採樣率知足超過信號時鐘頻率的兩倍就好了，這是大錯特錯。

 

錯誤的緣由是錯誤的理解了採樣定理。採樣定理1說明了當採樣頻率大於信號最大帶寬的兩倍，就能完美地恢復原信號。

 

可是，採樣定理指的信號是帶限信號(帶寬是有限的)，與現實中的信號嚴重不符。咱們通常的數字信號，除了時鐘以外，都不是週期的，從長時間來看，其頻譜是無限寬的;要能捕獲到高速信號，就不能對其高頻份量太多的失真。

 

示波器帶寬指標與此息息相關。所以，真正要注意的依然是用示波器捕獲的信號的上升沿失真在咱們可接受的範圍。

 

那麼選多高帶寬的示波器才合適呢?理論上5倍於信號帶寬的示波器捕獲的信號比原信號損失不到3%。若是要求損失更寬鬆，那就能夠選擇更低端的示波器。用到3倍於信號帶寬的示波器應該能知足大多數要求。可是不要忘了你探頭的帶寬!