FPGA數字信號處理（三）串行FIR濾波器Verilog設計

該篇是FPGA數字信號處理的第三篇，選題爲DSP系統中極其經常使用的FIR濾波器。本文將在上一篇「FPGA數字信號處理（二）並行FIR濾波器Verilog設計」 http://www.javashuo.com/article/p-gjxmrrlg-hk.html的基礎上，繼續介紹串行結構FIR濾波器的Verilog HDL設計方法。web 串行FIR 並行FIR使用n/2（藉助線性相位FIR濾波器

>>阅读原文<<