Vivado HLS常用優化命令介紹

  HLS 簡介                  Xilinx Vivado HLS工具可以將用戶使用C++編寫的邏輯自動轉化爲硬件語言（如Verilog或VHDL語言）編寫的RTL級硬件邏輯，目的是爲了讓軟件工程師將算法快速部署在FPGA上。但是目前，使用者在沒有硬件基礎的情況下仍難通過該工具將算法高效地部署。此過程中，用於制導的pragma優化命令的使用對最終RTL代碼生成影響很大，有關各種

>>阅读原文<<