專家支招：使用MATLAB和Simulink算法建立FPGA原型

芯片設計和驗證工程師一般要爲在硅片上實現的每一行RTL代碼寫出多達10行測試平臺代碼。驗證任務在設計週期內可能會佔用50%或更多的時間。儘管如此辛苦，仍有接近60%的芯片存在功能瑕疵，須要返工。因爲HDL仿真不足以發現系統級錯誤，芯片設計人員正利用FPGA來加速算法建立和原型設計。算法 　　利用FPGA處理大型測試數據集可使工程師快速評估算法和架構並迅速作出權衡。工程師也能夠在實際環境下測試設計，

>>阅读原文<<