fpga時序約束之建立和保持時間

    在fpga中，時序約束的本質就是爲了在時鐘採集延到來時，數據信號要滿足建立時間和保持時間的要求。     建立時間（Tsu）：就是在時鐘採集沿到來之前，數據信號要求先到來，且保持一定時間的穩定，這個時間就是建立時間。     保持時間(Th)：就是在時鐘採集沿到來之後的一定時間，數據信號都要保持穩定不變，這個時間就是保持時間。

>>阅读原文<<