初級模擬電路：3-9 BJT三極管實現邏輯門

回到目錄

      BJT晶體管能夠實現邏輯門，事實上，在場效應管被髮明用於集成電路之前，各類邏輯門芯片中的電路就是用BJT晶體管來實現的。最先人們使用二極管與BJT組合來實現邏輯門，這個稱爲二極管-晶體管邏輯（Diode-Transistor Logic），簡稱DTL；後來改進爲所有用BJT晶體管來實現邏輯門，這個稱爲晶體管-晶體管邏輯（Transistor-Transistor Logic），簡稱TTL。早期廣爲人知的TTL電平，就是基於這種用BJT晶體管實現的邏輯門。TTL的優勢是響應速度比較快，缺點是功耗較大，因此後來基本被功耗更低的場效應管取代。

      咱們這裏僅介紹幾個最簡單的邏輯門的實現：反相器、或非門、與非門，主要是用來講明概念。除非你是專門設計邏輯門芯片的，不然通常平時也不太可能用分立元件去搭建邏輯門，還有就是在電路修補中萬不得已時應急用一下。

      在前面幾小節的放大電路中，BJT都工做於放大區。而在用BJT實現邏輯門時，卻要使用飽和區和截止區，而不能使用放大區，這個是邏輯電路和放大電路的在使用BJT時的根本區別。

 

 

1. 反相器

      反相器的功能很簡單，就是將輸入的電平反向輸出：輸入高電平-輸出低電平、輸入低電平-輸出高電平。下面是反相器的實現電路：

圖3-9.01 

      在做邏輯分析時，咱們通常作以下近似：將V_BE的導通值視爲0.7V，將典型值爲0.1V~0.3V的飽和電壓V_CEsat近似視爲0.2V。

      下面是反相器電路工做原理：

      • 當v_i輸入爲0V時，BJT截止，v_o輸出電平即爲5V。

      • 當v_o輸入爲5V時，BJT的CE端導通，產生電流I_C，若此時BJT處於飽和區，V_CE近似可視爲飽和電壓0.2V，此時輸出電平v_o即爲0.2V。

      這個電路的關鍵點在於如何選取合適的R_B與R_C值以確保BJT在導通時確實工做於飽和區。通常能夠先根據外部負載條件定出一個符合輸出阻抗要求的R_C，而後再根據飽和要求，用公式原理推算出能使BJT進入臨界飽和的大體R_B值，再加點餘量。最後驗證在高電平輸入條件下，BJT在此R_B配置下是否確實工做於飽和區。具體方法可參看下面的案例：

案例3-9-1：在下圖的反相器中，已知β=100，根據外部負載匹配，要求R_C爲500Ω，請選取合適的R_B值使反相器能正常工做。

圖3-09.a1 

 

解：先計算出，在這個R_C條件下，當BJT處於臨界飽和時的I_Csat值：

      而後計算臨界飽和時的I_Bsat值（當處於臨界飽和時，β仍視爲100）：

      使此I_Bsat成立的R_Bsat爲：

      爲使BJT進入更深度的飽和，咱們選取R_B爲比R_Bsat更小的值，假定選取爲20kΩ。

 

驗證：當R_B爲20kΩ時，I_B爲：

      此時電流放大倍數爲：

      可知，在此R_B值下，BJT導通時確實處於飽和區，原假設正確。

 

 

2. 或非門

      或非門BJT實現電路和輸入輸出真值表以下圖所示（其中1表示高電平，0表示低電平）：

圖3-9.02 

      • 當v_i1和v_i2輸入都爲0V時，晶體管Q₁和Q₂都截止，v_o輸出電平爲5V。

      • 當v_i1輸入爲5V、v_i2輸入爲0V時，晶體管Q₁導通、Q₂截止，因爲Q₁工做於飽和區，V_CE1=V_CEsat≈0.2V，故v_o輸出電平爲0.2V。

      • 一樣的，當v_i2輸入爲5V時、v_i1輸入爲0V時，晶體管Q₂導通、Q₁截止，V_CE2=V_CEsat≈0.2V，故v_o輸出電平爲0.2V。

      • 當v_i1和v_i2都輸入0V時，晶體管Q₁和Q₂都導通，V_CE1=V_CE2=V_CEsat≈0.2V，故v_o輸出電平爲0.2V。

      關於如何配置R_B1、R_B2、R_C的值使BJT晶體管工做於飽和區，這個和前面反相器的計算方法是相似的，可參看上面的案例3-9-1。

 

 

3. 與非門

      與非門的實現須要二極管的配合，其實現電路和真值表以下圖所示：

圖3-9.03 

      • 當v_i1和v_i2輸入中有任一個爲0V時，輸入二極管D_i1或D_i2就會導通，此時v₁點的電壓即爲二極管的導通閾值電壓0.7V。這個電壓沒法使右邊的D₁和Q₁都導通，由於若要使D₁和Q₁的發射結都導通，v_B點的電壓起碼須要0.7V，而v₁點的電壓須要0.7+0.7=1.4V。而在v₁只有0.7V的狀況下，右邊的D₁和Q₁的發射結每一個只能分到0.35V左右的電壓，故D₁和Q₁都截止，輸出v_o保持5V的高電平。

      • 當v_i1和v_i2輸入全都爲5V時，輸入二極管D_i1和D_i2全都截止，此時V_CC會使R₁、D₁和Q₁造成通路，v_B點的電壓爲0.7V，v₁點的電壓爲1.4V。因爲Q₁導通時工做於飽和狀態，故輸出v_o爲V_CEsat約等於0.2V。

      至於如何配置R₁、R_B、R_C，原理和前面是同樣的：根據輸出阻抗匹配先定R_C，而後計算爲使Q₁進入飽和區的R₁，具體方法可參看前面的案例3-9-1。

      順便提一下，R_B稱做下拉電阻，其主要做用是當Q₁從飽和狀態切換到截止狀態時，使基區過剩的少數載流子有個渠道流掉，以減小切換開關時間。這個稍微瞭解一下便可，通常選一個大約的幾千歐的阻值就差很少了，在要求不高的場合下，即便不用R_B也問題不大。

 

 

4. 關於TTL

      在上面電路中，咱們用DTL（二極管-晶體管邏輯）實現了與非門。若是你想知道傳說中的TTL（晶體管-晶體管邏輯）究竟是什麼樣的，那麼本小節能夠稍稍知足一下你的好奇心。

      咱們仍以上面的與非門爲例，假設先去掉D_i2，那麼，在圖中兩個背靠背的二極管D_i1和D₁，其實能夠當作是一個NPN型三極管，以下圖所示：

圖3-9.04 

      咱們前面說過，在分立元器件的BJT晶體管中，C極和E極的摻雜濃度是不對稱的，因此分立元器件中不能像上圖這樣等效，可是在製做集成電路芯片時，是能夠在片上作成像上面右圖那樣的對稱管的。

      並且，在集成電路製做時還能夠加入多個發射極，以下圖所示：

圖3-9.05 

      如此，就實現了一個二輸入與非門的TTL電路。若是要實現n個輸入的與非門，還能夠加入n多個發射極。固然，這種多發射極的BJT晶體管只能在集成電路芯片中實現，分立元器件的話是沒有這種器件的。

     

回到目錄

 

 

（ end of 3-9）