異步fifo的設計(FPGA)

本文首先對異步 FIFO 設計的重點難點進行分析 最後給出詳細代碼 1、FIFO簡單講解 FIFO的本質是RAM， 先進先出 重要參數：fifo深度（簡單來講就是須要存多少個數據）               fifo位寬（每一個數據的位寬） FIFO有 同步和 異步兩種，同步即讀寫時鐘相同，異步即讀寫時鐘不相同 同步FIFO用的少，能夠做爲數據緩存 異步FIFO能夠解決跨時鐘域的問題，在應用時需

>>阅读原文<<