異步fifo設計總結

文章目錄 背景 問題 解決 altera fifo xilinx fifo 總結探討 背景 問題 解決 altera fifo 通過對異步FIFO在讀寫時鐘同頻不同相、讀時鐘快於寫時鐘、讀時鐘慢於寫時鐘的程序仿真，我發現要想不讓FIFO出現數據沒成功寫入和讀出無效數據的情況。可以用以下方法： 開始讀FIFO時刻用rdusedw控制，停止讀FIFO時刻用rdusedw控制，在rd_clk時鐘域下,去

>>阅读原文<<