第三篇：mig IP用戶讀寫時序

FPGA開源工作室將通過五篇文章來給大家講解xilinx FPGA 使用mig IP對DDR3的讀寫控制，旨在讓大家更快的學習和應用DDR3。 本實驗和工程基於Digilent的Arty Artix-35T FPGA開發板完成。 軟件使用Vivado 2018.1   第三篇：mig IP用戶讀寫時序 1 mig接口說明 對於mig與DDR3/DDR2 SDRAM的讀寫時序我們不需要了解太多，交給

>>阅读原文<<