Xilinx 7系列例化MIG IP core DDR3讀寫

DDR3讀寫在工程上多是通過例化MIG，調用生成IPcore的HDL FunctionalModel。DDR讀寫數據可以用到狀態機，後期再添磚加瓦吧，當下先對比一下網上找的一段程序和自己例化後的程序。 另外，仿真了十餘分鐘，最後的是什麼鬼？一頭霧水T.T。想着每一次要分析信號要等那麼久就難受。 更重要的是分享一波關於「 Xilinx平臺下DDR3設計教程」的資料。就其中的「仿真篇」而言，親測可行，

>>阅读原文<<