DDR3 SDRAM IP 的寫時序

轉自：微信公衆號：OpenSLee FPGA開源工作室 1 背景 這篇文章主要介紹了DDR3IP核的寫實現。 2寫命令和數據總線介紹 DDR3 SDRAM控制器IP核主要預留了兩組總線，一組可以直接綁定到DDR3 SDRAM芯片端口，一組是留給用戶端使用的，框圖如圖1所示。 如圖1 所示的中間部分爲我們調取的IP 核，user FPGA Logic 爲用戶端邏輯，DDR2/DDR3 SDRAM 爲

>>阅读原文<<