Verilog實現整數與小數部分的二進制轉化爲十進制

           最近在做進制轉化的FPGA實現，用到了FPGA的串口通信功能，首先將二進制數值（32定點數，末16位代表小數）由PC寫入串口小助手，傳給FPGA，再將轉化後的結果由串口傳到PC端顯示，整體的過程比較簡單，這部分以後再講，今天主要來講講小數部分的二進制轉十進制。         首先關於整數部分的進制轉化最常用的是移位加3算法，具體的實現過程如下：           1.將二

>>阅读原文<<