Quartus PLL分頻

在Quartus中實現PLL分頻，輸入FPGA引腳上的25MHz的時鐘，配置PLL使其輸出四路分別爲12.5Mhz，25Mhz，50Mhz和100MHz的時鐘信號。 選擇菜單Tools–>Mega Wizard Plug-In Manager選項 點擊next 點擊i/o中的ALT[LL,右上角的器件選擇根據自己選擇，保存路徑建議先在整個工程文件夾中建立ip_core—>pll文件夾，這裏路勁直接

>>阅读原文<<