Verilog基礎知識（數值表示總結，signed，原碼，反碼，補碼）

以前雖然是用過verilog，但是隻使用了其中最常見wire，reg類型數據，並且是無符號的，因爲是及處理過程很多數據就是無符號的。但是想進一步拓展無符號數，或者其底層的補碼形式存儲與運算方式，就需要進一步學習了。 可以先看看這個： https://blog.csdn.net/woodpeck/article/details/77747181 以便更好地；理解補碼。 以下參考：https://ww

>>阅读原文<<