多週期CPU設計(Verilog) （更新：2017/5/29）

注：單週期CPU設計請移步個人另外一篇博文： 單週期CPU設計(Verilog)css 1、 實驗目的 (1) 認識和掌握多週期數據通路原理及其設計方法； (2) 掌握多週期CPU的實現方法，代碼實現方法； (3) 編寫一個編譯器，將MIPS彙編程序編譯爲二進制機器碼； (4) 掌握多週期CPU的測試方法。web 2、 實驗內容 設計一個多週期CPU，該CPU至少能實現如下指令功能操做。需設計的指

>>阅读原文<<