單週期CPU設計(Verilog)

2017/06/08: 當時單週期cpu寫的比較倉促，沒有深刻的進行調試，我準備在放假的時候重構一下代碼, 而後把博文改進一下，如今實在沒有時間，很抱歉~ 不過多週期我有調試過的，因此有須要的能夠移步到個人多週期cpu設計c++ 1、 實驗目的 (1) 掌握單週期CPU數據通路圖的構成、原理及其設計方法； (2) 掌握單週期CPU的實現方法，代碼實現方法； (3) 認識和掌握指令與CPU的關係；

>>阅读原文<<