31條指令單週期cpu設計(Verilog)-(二)總體設計

說在前面 開發環境：Vivado 語言：Verilog cpu框架：Mips 控制器：組合邏輯 單週期處理器是指所有的指令在一個時鐘週期內完成的處理器，儘管不同指令執行時間不同，但對單週期處理器而言，時鐘週期必須設計成對所有指令都等長。在單週期處理器中，一條指令執行過程中數據通路的任何資源都不能被重複使用，因此，任何需要被多次使用的資源（如加法器）都需要設置多個，否則就會發生資源衝突。 總體設計

>>阅读原文<<