`include在Verilog中的應用

"文件包含"處理`include 所謂"文件包含"處理是一個源文件可以將另外一個源文件的全部內容包含進來，即將另外的文件包含到本文件之中。Verilog HDL語言提供了`include命令用來實現"文件包含"的操作。其一般形式爲: `include "文件名" 圖中意思爲：在編譯的時候，需要對`include命令進行"文件包含"預處理：將File2.v的全部內容複製插入到`include "Fi

>>阅读原文<<