Verilog學習筆記（三）：計數器的設計

計數器 ●同步計數器：全部寄存器共享一個時鐘異步 ●異步計數器（行波計數器）：不斷地分頻spa          下圖就是一個行波計數器的實例：設計 example：5-bit up-by-one down-by-two counter 小結：上述代碼實現的就是最簡單的同步計數器。blog Example: 用LFSR（線性反饋移位寄存器）實現的13倍分頻計數器 ●XNOR 4bit LFSR設計

>>阅读原文<<