Verilog之blocking（阻塞） & nonblocking（非阻塞） assignments（賦值）

Verilog中的阻塞與非阻塞賦值是一對十分難理解的概念，沒有之一！本文展開說明，望解開難理解之謎。 1、阻塞賦值，很明顯，具有阻塞之意，即在always塊中，它要阻值其他語句的進行（在阻塞賦值語句LHS的賦值完成之前），然後才接着執行其他語句。而阻塞賦值本身，RHS的計算和LHS的賦值是同時完成的。整體是分前後順序的，但內部是同時進行的。（整體是指每一條阻塞賦值語句本身，內部是指RHS的計算和L

>>阅读原文<<