Verilog阻塞賦值與非阻塞賦值

本文轉載自： https://blog.csdn.net/u012373020/article/details/25097393 verilog設計進階 時間：2014年5月6日星期二   主要收穫： 1.阻塞賦值與非阻塞賦值； 2.代碼測試； 3.組合邏輯電路和時序邏輯電路。   阻塞賦值與非阻塞賦值： 1.阻塞賦值「=」（組合邏輯電路），非阻塞賦值「<=」（時序邏輯電路）； 2.Verilog

>>阅读原文<<