verilog中，邏輯右移>>、算數右移>>>、以及無符號右移、有符號右移，仿真對比圖（右移結果還跟被賦值的位數有關）

(好多資料都是說>>>是邏輯右移，>>是算數右移，但我的仿真結果卻不是這樣，，，有不對的地方還請大佬指出) 1、無符號邏輯右移>>,右移1位，等價於除以2 2、有符號邏輯右移>> 仿真結果跟之前的無區別，但是，我把被賦值位數改變，就會有區別了（不知道爲什麼） 3、將2中的c、d變成6bit 看到不同了吧。此時b=10000,帶符號右移移位，變成11000，即24，也就是-8，爲何跟d的位數有關，就

>>阅读原文<<