verilog二分頻代碼&verilog三分頻代碼

1.二分頻app 首先要明白，二分頻分的是輸入時鐘的頻率，即CLK的頻率。測試 思路：在每次CLK的上升沿或者降低沿讓輸出Q翻轉不就完成頻率的二分了嗎？設計 代碼：input     module div_2 (q,clk,reset); //   輸出q，輸入時鐘CLK，同步復位信號RESET.     output q;     input reset;     input clk;    

>>阅读原文<<