3/5分頻的實現思路與Verilog代碼

奇數分頻實現方法不少，咱們採用經過構建狀態機的方式來完成3和5分頻。其原理都是同樣的，觸類旁通能夠實現任何奇數分頻。 直接上代碼： 3分頻： module div_3(ide clkin,spa rst,orm clkoutxml      );blog    input clkin,rst;ci    output clkout;input    reg [2:0] step1, step2;i

>>阅读原文<<