通用奇數分頻FPGA設計

奇數分頻FPGA設計 --完整Verilog程序爲CSDN資源的clk_div3 模塊 部分核心程序： 仿真結果： 小結：上述程序思路。利用主時鐘的上升沿和下降沿分別產生6分頻的時鐘clk_1to3P和clk_1to3N，該時鐘佔空比爲1/3，即高電平1個週期，電平2個週期。再利用兩個時鐘的高電平交叉部分剛好=1.5倍源時鐘，「異或」後，得到3分頻的時鐘clk_out，即1.5倍的高電平和1.5倍

>>阅读原文<<