ARM的異常處理過程

當異常發生時(中斷也是異常的一種):web 1)ARM core (即CPU)拷貝當前狀態的CPSR到對應異常模式下的SPSR,這步的目的是保護當前狀態的CPSR(每種異常模式都對應一個本身的SPSR,以便未來在異常返回時,從SPSR恢復至CPSR) 2)這個時候CPU會自動設置適當的CPSR位:改變寄存器狀態進入ARM態(注意Thumb態和ARM態由CPSR的T位來決定),反映在CPSR上就是將
相關文章
相關標籤/搜索