ISE中顯示IP核的圖形化界面

在學習別人的Verilog代碼時，常常會遇到人家設置好的IP核，但是自己要用.v文件看，非常麻煩。百度了很多也沒有滿意的結果，最後終於找到了方法，現貼出來，希望可以解決很多跟我有同樣困惑的同學 比如例化一個PLL時鐘的IP核。 採用圖形化界面，則爲： 首先，選擇PLL的IP核 然後，進行參數選擇 選擇完畢後，生成.xco文件，用於圖形化顯示 這時如果雙擊小燈泡，會出現與上圖相同的結果。 然後將其用

>>阅读原文<<