【verilog 語法】always 和 always@(*) 的區別

always@(*) always@後面內容是敏感變量，always@(*)裏面的敏感變量爲*，意思是說敏感變量由綜合器根據always裏面的輸入變量自動添加，不用本身考慮。web always 若是沒有@，那就是不會知足特定條件才執行，而是執行完一次後立馬執行下一次，一直重複執行svg 好比，testbench裏面產生50Mhz的時鐘就(假設時間尺度是1ns）能夠寫成：code always #

>>阅读原文<<