Verilog語言之結構語句：Always過程塊和assign連續賦值語句

數字電路是用線將邏輯門連接起來組合而成的，任何電路都可以用一些模塊的組合和賦值語句來表示。但是，有時候這並不是描述電路最爲方便的方法。結構語句（Procedures:always, initial, task, function）爲描述電路提供了更多的選擇。 對硬件綜合來說，有兩種最重要的always塊： 組合: always @(*) 時鐘: always @(posedge clk) 組合 組

>>阅读原文<<