MIPS架構的cpu設計仿真（武漢大學）——3

該cpu設計仿真採用增量模型。 從最簡單的一條指令的流水線開始 然後一步步增加功能，添加支持的指令條數，解決指令間的冒險 預計最低會做到支持{add，sub，ori，lw，sw，beq，j }指令的五級流水線 版本1.0 實現了一個原始的支持ori指令的五級流水線 例如如下指令： ori $1 $s0 0x0013 #將0號寄存器的值與0x0013進行或操作，結果儲存在一號寄存器中 ori $1

>>阅读原文<<