MIPS架構的cpu設計仿真（武漢大學）——1

打算在接下來幾天完成下學期的計組實驗linux 總目標：小程序 最低：用硬件描述語言（Verilog）設計MIPS流水線CPU，支持以下指令集：測試 {add，sub，ori，lw，sw，beq，j }：spa 進一步：支持更多的指令，中斷與異常處理，以及看下學期能不能下板子。設計 首先，工欲善其事必先利其器。ip 環境搭建：開發 必備：編譯器 1，modelsim軟件it 提升開發效率：io 1

>>阅读原文<<