基於MIPS的簡單CPU設計(一)

  選目標指令集 兩大塊,數據通路,規劃圖,確定需要使用的器件 控制器,數據通路中的控制信號,輸入指令,輸出控制信號 上板測試,波形仿真 quatus II 13.1波形仿真測試 新建工程 第一行工程目錄 第二行工程名稱 第三行頂層設計實體名 代碼編譯 New verilog HDL File 注意模塊名要和頂層文件名保持一致 ctrl s 保存,將Hierarchy切換爲Files 右鍵test
相關文章
相關標籤/搜索