【安路FPGA】如何使用鎖相環(PLL)IP核

#來自學渣的問候 # 爲何我這麼菜web 由於還用很差這個文本編輯器，因此博文暫時沒有段落空格，請原諒我這個菜雞XD編輯器 由於參加FPGA創新設計大賽用的是國產的 安路FPGA 開發板,因此這幾天一直在研究它的編譯環境，大約是我太菜了，致使我和刁爺(隊友)總是被本身產生的問題蠢哭了，因此解決完問題以後，來寫個博文記錄一下。 安路FPGA使用的編譯環境是它本身研發的 Tang Dynasty 簡稱

>>阅读原文<<